GD32F150R4T6MCU 兆易创新 GD32F205RGT6
价格：面议
产品规格：
产品数量：
包装说明：
关 键 词：GD32F150R4T6MCU,兆易创新
行 业：电子 电子有源器件 记忆存储芯片
发布时间：2022-03-25
大多数DSP使用定点计算，而不是使用浮点。虽然DSP的应用必须十分注意数字的，用浮点来做应该容易的多，但是对DSP来说，廉价也是非 常重要的。定点机器比起相应的浮点机器来要便宜（而且更快）。为了不使用浮点机器而又保证数字的准确，DSP处理器在指令集和硬件方面都支持饱和计算、舍 入和移位。
2. 存储器结构
传统上，GPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘发生4次存储器访问，用掉至少四个指令周期。
大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存储器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。
典型的高性能GPP实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。
GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以（也可能根本不知道）。与此相反，DSP使用多个片内 存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用DSP时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必 须保证处理器能够有效地使用其双总线。
此外，DSP处理器几乎都不具备数据高速缓存。这是因为DSP的典型数据是数据流。也就是说，DSP处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。
1.对密集的乘法运算的支持
GPP不是设计来做密集乘法任务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处理器使用的硬件来实现单周期乘 法。DSP处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果bits的额外bits来避免溢出。同时，为了 充分体现的乘法-累加硬件的好处，几乎所有的DSP的指令集都包含有显式的MAC指令。
由于MCU强调是密集度与小芯片面积，以有限的程序代码达成控制功能，因此当今MCU多半使用内建的MaskROM、OTP ROM、EEPROM或Flash内存来储存韧体码，MCU内建Flash内存容量从低阶4~64KB到阶512KB~2MB不等。
