XC6VLX550T-1FFG1760I 原厂授权分销商
价格：面议
深圳市希罗斯科技有限公司作为全球可编程逻辑完整解决方案公司Xilinx的合作伙伴之一，长期致力于Xilinx在的销售与推广。我们拥有一手的产品资源、稳定的供货渠道以及优于代理的价格，与广大科研院所、电子工厂保持着长期、友好、稳定的合作关系。“品质至上·信誉”是公司信奉的理念，以客户需求为导向的经营宗旨！期待与国内外客户携手合作, 共谋发展！
优势产品系列：Artix-7/Kintex-7/Spartan-6/Kintex UltraScale/Virtex UltraScale/Virtex-7/ZYNQ Ultrascale/Zynq-700/国防级XQ系列/ 开发板及套件。
2020年10月22日，国微思尔芯，一站式 EDA 验证解决方案，正式推出面向超大规模 SoC 原型市场的 ProdigyTM S7-19P 原型验证系统。 S7-19P 提供单、双、四核 Xilinx UltraScale+ VU19P FPGA 配置，搭配同时发布的 Player Pro 编译软件可以轻松满足如 5G、数据中心、AI/ML 和自动驾驶等大规模 SoC 设计中不断增加的复杂性和性能等验证需求。
Virtex UltraScale+ VU19P 是赛灵思密度高的 FPGA，是 ASIC 和 SOC 原型验证的佳选择。采用台积电 16nm 制程的 VU19P，设计规模比上一代广受欢迎的 20nm 制程 Virtex UltraScale 440 大 1.6 倍，速度快 30%。四核 Prodigy S7-19PQ 提供:
高达 196M 等效 ASIC 门的逻辑规模
5,288 高性能 I/Os 用于外设扩展和多系统互连
176 路高速收发器，运行速率高达 16Gbps
8 个板载 DDR4 SO-DIMM 卡插槽，每个支持高 72 位 16GB 的 DDR4
自动化的设计分割软件和高密度原型验证硬件在验证超大模型设计时是密不可分。国微思尔芯发布新版本 Player Pro 编译软件强化以下功能:
更快的分割引擎支持十亿门等级设计
增强 Pin-Multiplexing 模块使系统性能提高 50%
灵活支持多 Pin-Multiplexing 比率
通过优化的 Black-Box 技术节省多达 70% 的时间
全自动 TCL 脚本支持
基于 Xilinx Zynq-7000 SoC 系列架构，广州创龙设计了一款适用于高速数据采集处理的核心板SOM-TLZ7x ，采用沉金无铅
工艺的 12 层板设计。
1.核心板简介：
基于 Xilinx Zynq-7000 SoC 高性能低功耗处理器，集成 PS 端单核/双核 Cortex-A9 ARM+ PL 端 Artix-7 架构可编程逻辑资源；
PS 端高主频可达 866MHz；
支持 USB 2.0、SDIO、千兆网等多种高速接口，同时支持 I2C、SPI 等常见接口；
支持两路 12bit MSPS ADC，多达 17 个差分输入通道；
多达 54 个复用 I/O 引脚，用于外设引脚分配；
PS 端可通过 EMIO 配置 PL 端 IO，支持共享内存，支持 PS 端和 PL 端数据协同处理；
PL 端可编程逻辑单元数量区间为 23K-85K，内部集成的 Block RAM 可达 4.9MByte；
可通过 PS 端配置及烧写 PL 端程序，且 PS 端和 PL 端可以立开发，互不干扰；
核心板体积极小，大小仅 62mm*38mm；
连接稳定可靠，采用工业级精密 B2B 常规连接器，保证信号完整性；
提供 PL 端与 PS 端的片内通信开发教程。
————————————————
版权声明：本文为CSDN博主「Tronlong_」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接/tronlong_/article/details/80594028
ALTERA公司FPGA命名规则
平时在使用或者接触altera的FPGA较多，在这里贴出其几个cyclone系列的命名规则。
总体来说，命名规则如下：
工艺 + 型号 + LE数量 + 封装 + 管脚数目+ 温度范围 + 器件速度
赛灵思大约十年前就已经率先开发仿真级器件和工具，推出 28nm Virtex-7 2000T FPGA 以及 Vivado 设计套件，7V2000T FPGA 的逻辑容量，比市场上任何其他的 FPGA 大两倍以上。20nm 节点 赛灵思 Virtex UltraScale VU440 再次延续了这一大容量的优势。如今，凭借 16nm Virtex UltraScale+ VU19P （我们的第三代大容量 FPGA 世界纪录），赛灵思继续在这一领域保持地位。
VU19P FPGA 的规格令人惊叹，其包括 900 万个系统逻辑单元、320 亿个晶体管、超过 2,000 个用户 I/O、多达 80 个串行收发器，能够承载 4.5Tb/s 聚合带宽，以及高达 1.5Tb/s 的 DDR4 存储器带宽。
