XC7VX485T-L2FFG1158E 参数
价格：面议
深圳市希罗斯科技有限公司作为全球可编程逻辑完整解决方案公司Xilinx的合作伙伴之一，长期致力于Xilinx在的销售与推广。我们拥有一手的产品资源、稳定的供货渠道以及优于代理的价格，与广大科研院所、电子工厂保持着长期、友好、稳定的合作关系。“品质至上·信誉”是公司信奉的理念，以客户需求为导向的经营宗旨！期待与国内外客户携手合作, 共谋发展！
优势产品系列：Artix-7/Kintex-7/Spartan-6/Kintex UltraScale/Virtex UltraScale/Virtex-7/ZYNQ Ultrascale/Zynq-700/国防级XQ系列/ 开发板及套件。
赛灵思大约十年前就已经率先开发仿真级器件和工具，推出 28nm Virtex-7 2000T FPGA 以及 Vivado 设计套件，7V2000T FPGA 的逻辑容量，比市场上任何其他的 FPGA 大两倍以上。20nm 节点 赛灵思 Virtex UltraScale VU440 再次延续了这一大容量的优势。如今，凭借 16nm Virtex UltraScale+ VU19P （我们的第三代大容量 FPGA 世界纪录），赛灵思继续在这一领域保持地位。
VU19P FPGA 的规格令人惊叹，其包括 900 万个系统逻辑单元、320 亿个晶体管、超过 2,000 个用户 I/O、多达 80 个串行收发器，能够承载 4.5Tb/s 聚合带宽，以及高达 1.5Tb/s 的 DDR4 存储器带宽。
ALTERA公司FPGA命名规则
平时在使用或者接触altera的FPGA较多，在这里贴出其几个cyclone系列的命名规则。
总体来说，命名规则如下：
工艺 + 型号 + LE数量 + 封装 + 管脚数目+ 温度范围 + 器件速度
基于 Xilinx Zynq-7000 SoC 系列架构，广州创龙设计了一款适用于高速数据采集处理的核心板SOM-TLZ7x ，采用沉金无铅
工艺的 12 层板设计。
1.核心板简介：
基于 Xilinx Zynq-7000 SoC 高性能低功耗处理器，集成 PS 端单核/双核 Cortex-A9 ARM+ PL 端 Artix-7 架构可编程逻辑资源；
PS 端高主频可达 866MHz；
支持 USB 2.0、SDIO、千兆网等多种高速接口，同时支持 I2C、SPI 等常见接口；
支持两路 12bit MSPS ADC，多达 17 个差分输入通道；
多达 54 个复用 I/O 引脚，用于外设引脚分配；
PS 端可通过 EMIO 配置 PL 端 IO，支持共享内存，支持 PS 端和 PL 端数据协同处理；
PL 端可编程逻辑单元数量区间为 23K-85K，内部集成的 Block RAM 可达 4.9MByte；
可通过 PS 端配置及烧写 PL 端程序，且 PS 端和 PL 端可以立开发，互不干扰；
核心板体积极小，大小仅 62mm*38mm；
连接稳定可靠，采用工业级精密 B2B 常规连接器，保证信号完整性；
提供 PL 端与 PS 端的片内通信开发教程。
————————————————
版权声明：本文为CSDN博主「Tronlong_」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接/tronlong_/article/details/80594028
回到产品规格比较，UltraScale＋VU19P与Stratix 10 GX 10M间的主要差异，在于制程采用上有所不同，前者的逻辑闸数量为900万个（实际为8,938K），后者则为1,020万个，只不过后者的做法显然是采用系统级封装方式，将两款Stratix 10 GX FPGA产品（逻辑闸数量为510万个），以EMIB封装加以整合。
就Xilinx描述来看，并未见到相当鲜明的封装技术搭配，若以单一裸晶角度来看，Xilinx逻辑闸数量应该是业界高的FPGA，但以完成封装后的芯片方案而言，则是英特尔的Stratix 10 GX 10M略胜一筹。此外，Stratix 10 GX 10M已经进入量产时程，就时间点来看抢先Xilinx一步，这对Xilinx来说，即便在单一裸晶数量比较上胜出，但未能抢下市场，或许有机会沦为叫好而不叫座的情况。
