北京数字信号处理器DSP数据表 专注军工IC数十年
价格：面议
产品规格：
产品数量：
包装说明：
关 键 词：北京数字信号处理器DSP数据表
行 业：仪器仪表 集成电路 IC集成电路
发布时间：2019-09-10
SMJ320C25的指令周期为100 ns。 SMJ320C25-50的指令周期为80 ns。凭借这些快速的指令周期时间和创新的存储器配置，这些器件可执行许多实时数字信号处理算法所需的操作。由于大多数指令只需要一个周期，因此SMJ320C25每秒能够执行1250万条指令。片上数据RAM包括544个16位字，4K字的片上程序ROM，直接寻址高达64K字的外部数据存储空间和64K字的外部程序存储空间，以及用于共享全局存储器的多处理器接口功能*大限度地减少不必要的数据传输，以充分利用指令集的功能。
DAC38RF82 和 DAC38RF89 是高性能的宽带宽型射频采样数模转换器 (DAC)，能够实现高达 3.33GSPS 的双通道输入数据速率或高达 9GSPS 的 8 位单通道运行状态。这些器件具有一个多达 8 通道的低功耗 JESD204B 接口，*大比特率为 12.5Gbps。
ADS1220 是一款精密 24 位模数转换器 (ADC)，所集成的多种 特性 能够降低系统成本并减少小型传感器信号测量 应用 中的组件数量。该器件 具有 通过输入多路复用器 (MUX) 实现的两个差分输入或四个单端输入，一个低噪声可编程增益放大器 (PGA)，两个可编程激励电流源，一个电压基准，一个振荡器，一个低侧开关和一个精密温度传感器。
LM98620是一款完全集成的10位，70 MSPS信号处理解决方案，适用于高性能数字彩色复印机，扫描仪和其他图像处理应用。利用相关双采样（CDS）或采样和保持（SH）型采样的创新六通道架构实现了高速信号吞吐量。 CDS / SH输入级提供1x或2x的增益设置。每个通道都有一个专用的1x至10x（8位）PGA，可以进行精确的增益调整。数字白电平自动校准环路可以自动设置PGA值以达到选定的白色目标电平。
此 TI 验证设计是一种使用 18 位 SAR ADC ADS8881 的高性能数据采集系统 (DAQ)，吞吐量为 1MSPS。此设计已经过优化，可为 10 KHz 满标量程输入正弦波提供具有*低噪声和失真度的解决方案。这样可实现在总功耗低于 50mW 时，有效位数 (ENOB) 达到*大可能值。ADC 的输入驱动器使用全差动 THS4521 实现极低的失真度、噪声和较高的小信号带宽。基准缓冲器驱动器利用由 THS4281 和 OPA333 构成的复合缓冲器在*低功耗下实现所需的性能。
DRA72x（“Jacinto 6 Eco”）信息娱乐 应用 处理器在与 Jacinto 6 器件相同的架构上开发而成，可满足现代信息娱乐汽车体验的密集处理需求。
DRA72x 器件可向上扩展至 DRA74x 器件，且整个系列都具有引脚兼容性，方便原始设备制造商 (OEM) 和原始设计制造商 (ODM) 快速实施新型连接技术、语音识别和音频流式传输等特性。Jacinto 6 和 Jacinto 6 Eco 器件通过其极具灵活性的全集成混合处理器解决方案，可实现较高的处理性能。
ADS54J40 是一款低功耗、高带宽、14 位、1.0GSPS 双通道模数转换器 (ADC)。该器件经设计具有高 SNR，可提供 -158dBFS/Hz 噪底，从而 协助应用在宽瞬时带宽内 实现*高动态范围。该器件支持 JESD204B 串行接口，数据传输速率高达 10.0Gbps，每个 ADC 可支持双通道或四通道。经缓冲的模拟输入可在较宽频率范围内提供统一的输入阻抗，并*大限度地降低采样和保持毛刺脉冲能量。可选择将每个 ADC 通道连接至数字下变频器 (DDC) 模块。ADS54J40 以超低功耗在宽输入频率范围内提供出色的无杂散动态范围 (SFDR)。
TMS320C64x?DSP（包括SMJ320C6414，SMJ320C6415和SMJ320C6416器件）是TMS320C6000?DSP平台中性能*高的定点DSP产品。 TMS320C64x?（C64x?）器件基于德州仪器（TI）开发的第二代高性能，高级VelociTI?超长指令字（VLIW）架构（VelociTI.2?），制造这些DSP 是多通道和多功能应用的绝佳选择。 C64x?是C6000?DSP平台的代码兼容成员。
端子兼容 DAC37J84/DAC38J84 系列是一款具有 JESD204B 接口的低功率，16 位，四通道，1.6/2.5GSPS 数模转换器 (DAC)。
数字数据通过运行速率高达 12.5Gbps 的 1、2、4 或 8 条可配置串行 JESD204B 信道输入到器件中，这些信道具有片上端接和可编程均衡功能。 此接口可实现基于 JESD204B 子类 1 SYSREF 的确定性延迟，并且可实现多个器件的完全同步。
-/gbadfbe/-
