产品规格：
产品数量：9999 个
包装说明：
关 键 词：ad,9,电路板加工文件
行 业：电子 电子产品设计
发布时间：2023-04-22
作为一个微电子的IC learner，这个学期也有一门课：《微电子器件》，今天我就来聊聊基本的器件：CMOS器件及其电路。在后面会聊聊锁存器和触发器。
今天的主要内容如下所示：
·MOS晶体管结构与工作原理简述
·CMOS单元电路与版图
·CMOS门电路
·CMOS的功耗表示
老实说，CMOS比较偏微电子器件，微电子器件还真难...这里我就说一些做数字设计或许要了解的东西吧（以后要是有必要，会补充）。
1、MOS晶体管结构与工作原理简述
我们或多或少知道，晶体管在数字电路中的主要作用就是一个电子开关，通过电压或者电流，控制这个“开关”开还是关。晶体管大概有两种分类：一种是双极性晶体管（BJT，bipolar junction transistor），另外一种是金属-氧化物-半导体场效应晶体管（MOSFET或者MOS，metal-oxide-semiconductor field effect transistor）。我们这里主要来聊聊MOS了，那个BJT在现在数字IC设计中已经不是主流工艺了。
①MOS晶体管分为PMOS和NMOS，是哪一类MOS取决于衬底和掺杂浓度。至于是怎么形成的，这太复杂了，简单的三言两语说不清楚，这里干脆就不说了，我们直接来看他们的截面图和简单地讲解它们的工作原理好了（以下均以NMOS为例）。
NMOS晶体管的横截面结构如下所示：
IC设计：CMOS器件及其电路
底层是硅晶元圆衬底（substrate）(Body Si那里),**上是导电的栅较（gate），中间是二氧化硅构成的绝缘层。在过去栅较是由金属构成的，因此叫做金属-氧化物-半导体，现在的栅较使用的是多晶硅（poly）。MOS结构中，金属(多晶硅)与半导体衬底之间的二氧化硅会形成一个电容。
好吧，上面那一段看不懂也没关系，也不重要，需要你记住的是，上述的NMOS晶体管中，衬底是P型的，衬底上有两个n型的掺杂区域分别称为源较（Source）和漏较（Drain）（其实你把左边定义为漏而右边定义为源也没有问题，因为这个时候这个器件是对称的，在连接电源和地之后，S和D才真正确定）,中间上面的称为栅较（Gate），这就是NMOS的三个电极了（实际上的MOS是一个4端器件，它的衬底也是一个端）。下面来说一下他们怎么工作。
前面我们说了，晶体管的作用就是大致就是一个开关，在电流或者电压的控制下进行开和关，对于NMOS晶体管，我们现在给它加上电压，让它开始工作：
IC设计：CMOS器件及其电路
如上左图所示，加上电压后，所谓的源较，就相当于电子的源头；所谓的漏较，就相当于漏出电子的开口；而中间的栅较，就像控制开关一样：一方面通过控制在栅较施加的高电平电压，使源漏之间出现沟道，电子通过沟道从源较流向漏较，电流的方向也就是从漏到源了，从而进行导电，也就是“开关”打开的的时候（由于是形成的N沟道，也就是电子导电，因此成为N型CMOS）。另一方面再通过控制在栅较施加低电平电压，让沟道关断，因此就源漏之间就关断了，也就是“开关”关断的时候。上面就是NMOS的结构和工作流程了。（PMOS的工作流程恰好相反：通过控制在栅较施加的低电平电压，进行打开，而通过控制在栅较施加高电平电压，让沟道关断。）
注意：栅较的电压达到一定数值时，沟道才会形成，沟道形成时的电压称为阈值电压（Vth）。
②下面我们来看一下I-V特性曲线（注意这两个称呼，一个是转移特性曲线，一个是输出特性曲线）：
IC设计：CMOS器件及其电路
在前面我们知道，对于NMOS，源较(S)是接地的，漏较（D）是接数字电源的，在工作的时候，一般Vds是不变的，然后根据栅较（G）上的电压决定沟道是否导通。工作的时候，Vg的值（也就是输入信号的电压值）是一个定值，要么高电平（可能有波动），要么是低电平，从这里我们也知道NMOS工作的时候，是有电流从电源（VDD）流到地（GND）的（也就是从D流到S的），在电源电压不变的时候，这个电流随着栅较上的电压而。
③接着我们看看MOS的内部自个形成的电容（寄生电容），如下图所示：
IC设计：CMOS器件及其电路
主要分为：
（1）栅和沟道之间的氧化层电容C1；
（2）衬底和沟道之间的耗尽层电容C2；
（3）多晶硅栅与源和漏的交叠而产生的电容C3 和C4；
（4）源/漏区与衬底之间的结电容C5与C6。
好吧，其实这些个MOS这个电容我们看看就好了，毕竟我们不是做器件的。
2、CMOS单元电路与版图
在现在工艺中，我们主要使用的是成为CMOS（互补型半导体，Complementary MOS）的工艺，这种工艺主要就是把PMOS和NMOS这两类晶体管构成一个单元，称为CMOS单元或者反相器单元，其结构把PMOS和NMOS同时集成在一个晶元上然后栅较相连，漏较相连，下面是它的结构图（关于电路符号和功能将在后面讲）：
IC设计：CMOS器件及其电路
在上图中，左边是NMOS，右边是PMOS。A是共连栅较输入，Y是共连漏较输出，VDD连接PMOS的源较，GND连接GND。
下面电路符号图了，上面的那个CMOS反相器对于的电路符号图如下所示：
IC设计：CMOS器件及其电路
现在我们就来分析一下这个CMOS反相器的工作原理来说明这个为什么CMOS工艺是主流吧：
A当输入信号A=1时，PMOS关断，NMOS打开，输出信号Y的电压相当于GND的电压，也就是Y=0；在这个过程中，从VDD到GND这一个供电回路都没有导通，因此理论不存在电流从VDD流到GND，因此功耗为0.
B当输入信号A=0时，PMOS打开，而NMOS关闭，输出信号Y=VDD=1，但是从VDD到GND这一个供电回路也没有导通，因此理论上也不存在电流从VDD流到GND，因此功耗也为0。
C因此可以得出，理论上反相器进行传输信号时，没有功耗（好吧，我们应该这样说：功耗较其地低），这就是为什么使用CMOS的工艺的原因。
下面我们来看一下CMOS单元的版图：
IC设计：CMOS器件及其电路
左边是CMOS的电路符号，右边是版图（这个版图先凑合着看），下面来说一下这个版图吧：
首先是从下往上看，金属（蓝色）连接到数字地（Vss）上面；白色背景红色虚线边框的P阱区域是为说明，下面的绿色掺杂区域形成的是NMOS，上面绿色掺杂区域形成的是PMOS；
然后 绿色的掺杂区域 分布在 红色的多晶硅附近，然后多晶硅连在一起（也就是把PMOS和NMOS的栅较连在一起），然后通过金属引出（那个X表示通孔）为输入Vi。
然后下面的NMOS的源较通过通孔跟金属连在一起（绿色跟蓝色通过X连在一起）；NMOS和PMOS的漏较通过通孔连接到同一块金属上面然后当做输出。
PMOS的源较通过通孔连接到金属然后连接到了数字电源上。
更加抽象（好看一点）的图如下所示：
IC设计：CMOS器件及其电路
版图的基本知识就到这好了，更详细的知识还是查看更的书籍吧。
3、CMOS门电路
①CMOS非门：上面的一个CMOS单元的功能就是非门的功能了，因此CMOS非门也就是这个CMOS的单元，也称为反相器。其电路结构就是反相器的电路结构。
②（二输入）CMOS与非门（NAND）：
直接上图吧，CMOS与非门的电路符号结构如下所示：
IC设计：CMOS器件及其电路
（PMOS的电路符号栅较处本来应该有个小圈圈，表示低电平有效的）
③（二输入）CMOS或非门(NOR)的电路符号和工作原理如下所示：
IC设计：CMOS器件及其电路
（PMOS的电路符号栅较处本来应该有个小圈圈，表示低电平有效的）
数字逻辑电路都可以由上面的三种电路化简构成，也就是说一个电路可以由NAND或者NOR电路构成，我们来看看他们的特点来推导数字CMOS电路的特点。
容易知道（反正我们就当做结论好了）：
反相逻辑门的通用结构如下所示：
IC设计：CMOS器件及其电路
此外我们也注意到，使用到与功能的时候，NMOS网络是串联的；使用或功能时，NMOS网络是并联的。因此可以这么记忆：要NOMS都一起，才能一起（与），只要NMOS其中一个就可以（或），与还是或，可以根据NMOS的串并结构判断。
然后设计多少个输入的NXXX门，就把多少个NMOS串/并联起来，然后PMOS就是并/串就可以了。
4、CMOS的功耗表示
功耗是单位时间内消耗的能量，在数字系统中的功耗主要包括静态功耗和动态功耗，我们将从CMOS电路角度聊聊静态功耗和动态功耗。
CMOS的静态功耗：当CMOS不翻转/不工作时的功耗。在CMOS都不工作时，也就是晶体管都处于截止状态的时候，从VDD到GND并不是完全没有电流流过的，还是有些微电流从电源流到地，这个静态电流Idd称为电源和地之间的漏电流，跟器件有关（至于漏电流是怎么引起的，这里就不再阐述了）。初中的时候，我们就学过P=UI，因此静态功耗就可以这样表示 :
IC设计：CMOS器件及其电路
CMOS的动态功耗是信号在0和1变化之间，电容充放电所消耗的功耗。我们知道，不仅仅CMOS器件有寄生电容，导线间也有电容。将电容C充电到电压Vdd所需要的能量CVdd^2。如果电容每秒变换f次（也就是电容的切换频率为f，在一秒内，电容充电f/2次，放电f/2次），由于放电不需要从电源那里获取功耗，因此动态功耗就可以这样表示：
IC设计：CMOS器件及其电路
PS：上面主要是列举了一些主要的功耗，比如动态功耗中除了翻转时电容消耗功耗外，还有在栅较信号翻转的时候PMOS和NMOS同时导通引起的短路功耗。
这里不一一陈述，主要是考虑上面的那两种功耗。也许后面记载低功耗设计的时候会详细说明一下。
2 电子抢答器的结构原理
2．1 电子抢答器的整体结构
电子抢答器的整体结构如图1所示。它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块。
以EDA开发系统为核心的电子抢答器设计与实现
2．2 鉴别与锁存模块设计
鉴别与锁存模块的主要功能是用于判断a、b、c、d四个组别抢答的先后，记录先抢答的组别号码，并且不再接受其它输入信号，而对先抢答的组别锁存，同时显示先抢答的组别。
根据以上功能要求，该模块的源程序必须包含四个抢答输入信号。现将其信号分别设为a、b、c、d；抢答时必须要有一个允许开始抢答信号，将其信号设为sta，该信号输入后，其输出指示灯亮，以便选手知道允许抢答信号已发出，故可设置一个sta的输出指示灯信号为star-t；为了鉴别先抢答者，可分别设置a、b、c、d组的输出指示灯为led_a、led_b、led_c、led_d，同时设置显示先抢答组别号码的输出信号为states［3．．0］；为了使系统进入重新抢答状态，还需要设置一个系统复位信号，可将其设为rst。其鉴别与锁存模块的仿真波形如图2所示。
以EDA开发系统为核心的电子抢答器设计与实现
通过图2可以看出，当rst=1时，系统处于初始状态，此时所有输入均无效；当rst=O且sta=O时，抢答无效；而当rst=O且sta=1时，start指示灯亮，d组为先有效抢答组别，led_d指示灯亮，并显示抢答成功组别d组为“0100”。通过图2的仿及分析说明，可见其鉴别与锁存模块的功能设计正确。
2．3 电子抢答器定时与犯规模块设计
定时与犯规模块的主要功能是用来对答题。当**时间计为0时，系统将输出报警信号，以对提前抢答者给予蜂鸣警示并显示犯规组别号码。
根据以上功能设计要求，该模块需要设置一个倒计数器来限制答题时间，可将其信号设为time［7..0］。为了使倒计时器能够开始或停止工作，应设置一个计时使能输入信号en；为了确定是否有选手提前抢答或**时答题，可将允许抢答信号sta和四个抢答输入（a、b、c、d）、显示抢答成功组别states［3．．0］、系统时钟信号clk_1hz等作为输入信号，而将犯规报警器信号alarm和犯规组别显示offender作为输出信号。为了使蜂鸣器停止报警或使系统重新进入有效抢答状态，应设置系统复位输入信号rst。定时与犯规模块的仿真波形如图3所示，其中图3（a）为抢答犯规及暂停计时控制功能的仿真，图3（b）为答题犯规控制功能的仿真。
以EDA开发系统为核心的电子抢答器设计与实现
通过图3（a）可以看出，当rst=1时，抢答无效，倒计时器初始值设为60s；当rst=O，且sta=O时，d组提前抢答，报警器开始报警，offen-der显示犯规组别“0100”，说明提前犯规组别为d组。此后主持人按下rst键，使rst=1，此时报警器停止报警，系统进入初始状态；而当rs-t=O且sta=1，a组抢答成功，计时使能信号en=1。当时钟信号clk_lhz的上升沿来时，倒计时器开始计时，当a组在限定时间内回答完问题，主持人按下计时使能信号，使en=O，倒计时器停止计时，同时防止报警器报警。
而通过图3（b）可以看出，当rst=O，sta=1时，a组抢答成功，但没在限定时间内回答完问题，60s**时间计为O时，报警器开始报警，offender显示犯规组别为“0001”，说明**时犯规组别为a组；主持人按下复位键，使rst=l，报警器停止报警，offender显示“0000”，即将犯规组别的号码清零，系统重新进入初始状态。
2．4 计分模块的设计
计分模块的主要功能是对抢答成功并答对的组别进行加分操作或对抢答成功但答错的组别进行减分操作，同时通过译码显示电路显示出来。根据以上的功能设计要求，该模块需要将加、减分操作add、sub和系统时钟clk_lhz作为输入信号，而各组别的分数显示作为输出信号aa0［3．．0］、bb0［3．．0］、cc0［3．．o］、dd0［3．．0］；为了确定给哪个组别加或减分，需要有一个抢答成功组别的输入信号，可将其设为chose。为了使系统能进入下一轮的抢答，应设置系统复位输入信号rst。其计分模块的仿真模型如图4所示。
以EDA开发系统为核心的电子抢答器设计与实现
通过图4可以看出，当rst=l时，系统进入初始状态，a、b、c、d组的初始分值都为5，当add=1，系统时钟信号clk_lhz的一个上升沿到来时，就给chose当前鉴别的组别“0001”组加1分，当sub=1，系统时钟信号clk_lhz来一个上升沿时，就给chose当前鉴别的组别“0010”组减1分。
在PCB电路板设计中，可以通过分层、恰当的布局布线和安装实现PCB电路板的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改于增减元器件。通过调整PCB布局布线，能够很好地防范ESD
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅较；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
在PCB电路板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB电路板的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。
尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于**层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB电路板，可以考虑使用内层线。
对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
确保每一个电路尽可能紧凑。
尽可能将所有连接器都放在一边。
如果可能，将电源线从卡的引入，并远离容易直接遭受ESD影响的区域。
在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。
在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的**层和底层焊盘连接到机箱地上。
PCB电路板装配时，不要在**层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm。
在卡的**层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用磁珠/高频电容的跳接。
如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的**层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。
要以下列方式在电路周围设置一个环形地：
(1)除边缘连接器以及机箱地以外，在整个四周放上环形地通路。
(2)确保所有层的环形地宽度大于2.5mm。
(3)每隔13mm用过孔将环形地连接起来。
(4)将环形地与多层电路的公共地连接到一起。
(5) 对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙，这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。
(1)目视检验 目视检验是利用人的肉眼简单的进行一些检查，如表面的凹痕、麻坑、划痕等。更重要的是检查焊孔是否在焊盘中心、导线图形的完整性。
(2)过孔的连通性 针对多层电路板要进行连通性检验，目的是查明PCB图形是否具有连通性。
(3)电路板的绝缘电阻 绝缘电阻是印制电路板绝缘部件对外加直流电压所表现出的一种电阻。选择两根或多根间距紧密、绝缘的导线，先测量其间的绝缘电阻，在加湿热一个周期(箱内相对湿度约为，温度约为45摄氏度，放置十个小时到两天)后，置于室内一小时，再测量它们之间的绝缘电阻。
(4)焊盘的可焊性 可焊性是用来测量元器件焊接到印制电路板上时焊锡对印制图形的润湿能力，一般用润湿、半润湿、不润湿来表示。润湿，焊料在导线和焊盘上可自由流动及扩展，形成粘附性连接。半润湿，焊料先润湿焊盘的表面，后因润湿不当，在焊盘一些不规则的地方形成了焊锡球。不润湿，焊料在表面堆积，但并没有和焊盘表面形成粘附性连接。
