产品规格：
产品数量：9999 个
包装说明：
关 键 词：射频,电路板加工
行 业：电子 电子产品设计
发布时间：2023-02-10
小硕汇总的开关型|钳位型过压器件的选型要点：
陶瓷气体放电管选型要点：
1.电压选型
单使用GDT：弧光压要**用户的正常工作电压，并留有一定的余量。
与MOV配合使用：直流击穿电压要**用户的正常工作电压，并留有一定的余量。
2.GDT的通流量应根据防雷电路的设计指标来定，GDT通流量需大于防雷电路设计的通流容量。
半导体放电管选型要点;
1.信号接口的电平要低于Vs，并留有一定的余量。
2.根据要过浪涌的等级来选择不同通流量的TSS。
3.电路的正常工作电流不能**TSS的保持电流。
玻璃放电管选型要点：
1.直流击穿电压要**用户的正常工作电压。
2.玻璃放电管的通流量应根据防雷电路的设计指标来定，玻璃放电管通流量需大于防雷电路设计的通流容量。
压敏电阻/贴片压敏电阻选型要点：
1.压敏电压要**用户的正常工作电压，并留有一定余量；
2.压敏电阻的通流量应根据防雷电路的设计指标来定，压敏电阻通流量需大于防雷电路设计的通流容量。
瞬态抑制二极管选型要点：
1.TVS的击穿电压要**用户的正常工作电压，并留有一定的余量。
2.根据不同的应用接口选择使用双向还是单向的TVS。
直流电源接口一般使用单向的TVS。
交流电源接口和通信接口一般使用双向的TVS。
3.根据要过的浪涌等级来选择不同功率的TVS
ESD放电二极管选型要点：
1.ESD的击穿电压要**用户的正常工作电压，并留有一定的余量。
2.根据不同的应用接口选择使用双向还是单向的TVS。
直流电源接口一般使用单向。
交流电源接口和通信接口一般使用双向的TVS。
3.接口的工作频率越高，容值要选越低。
ESD放电二极管的产品选型终还是要根据各个客户的具体需求选择适合的ESD型号。在为客户选型和提品方案的时候，一定要切记，遵循以下两个原则：
Vdrw≥电路上的工作电压
根据应用端口，防护等级选择贴片压敏电阻或者是二极管，根据传输频率选择电容值，频率越高，器件的容值就要越低，容值太大容易造成信号丢包，因此，一定要根据自身需求选择适合的ESD。
谈国产EDA的发展历程之前，我们先要了解一下EDA产业的历史。上世纪八十年代，芯片的迅速发展，推动商业计算机进入高速度道，进而推动了CAD产业的兴起。而EDA就是当中一个典型代表。
在集成电路产业发展早期，芯片设计是通过人工去布线实现的。但随着芯片集成度的提升，人工布线越来越显得捉襟见肘，恰逢计算机的兴起，于是EDA就应运而生，进而催生了Calma、ComputerVision、Applicon、Mentor Graphics、Daisy和Valid等公司，借助这个电子自动工具，们就可以在电脑上对芯片设计的前后端技术和验证技术进行操作，帮助芯片更好地走线、验证和仿真。
经过多年的收购兼并以后，集成电路EDA领域只剩下了Cadence、Synopsys和Mentor这三个成员。市场的影响力也日益集中。但其实国内其实从上世纪八十年代中后期开始，就投入到EDA产业的研发当中。
资料显示，当时国内包括集成电路在内的高科技领域都受困于“巴统”的禁运，发展倍受掣肘。国内为了更好发展发展集成电路产业，在1986年动员了全国17家单位，200多位齐聚原集成电路设计中心，开发我国自由的集成电路计算机设计系统——熊猫系统。
攻坚多年之后，国产首套EDA熊猫系统终于在1993年面世，此后的发展以10年一台阶来形容不为过。2001年国内IC设计单位推出了九天Zeni系统，在服务本土需求的同时，进攻海外市场，到了2009年，更是成立了一个新公司华大九天来推动国产EDA发展，这是后话了。
虽然由于主观和客观原因的影响，国产EDA产业没有取得世俗意义上的成功，但在这个过程中，国内已经有了多个EDA厂商萌芽。据相关资料显示，在2008年的时候，国内从事EDA研究的公司也有了华大电子、华天中汇、芯愿景、爱克赛利、圣景微、技业思、广立微和讯美等几家。又经历了一个十年的发展之后，华大九天、芯禾科技、广立微、博达微等几个企业从国产EDA阵型中突围而出：
承载了熊猫系统的技术的华大九天在EDA和IP方面拥有多年的积累，现在的他们能够提供数模混合/全定制IC设计、平板（FPD）全流程设计及SoC数字后端优化方向的EDA解决方案。尤其是在FPD领域，华大九天更是成为**的能够提供全流程FPD设计解决方案的供应商，获得了大部分面板厂的市场份额。
而成立于2010年的芯禾科技则是国产EDA的另一股实力。
据公司介绍，。他们能为半导体芯片设计公司和系统厂商提供差异化的软件产品和芯片小型化解决方案，包括高速数字设计、IC封装设计、和射频模拟混合信号设计等。这些产品和方案可以应用到智能手机、平板电脑和可穿戴等移动设备上，也可以应用到高速数据通信设备上。
广立微电子有限公司则由硅谷归国精英和浙大科学家共同创立于2003年，该公司从事集成电路成品率提升服务和EDA软件开发。现在的广立微能提供基于测试芯片的软、硬件系统产品以及整体解决方案，帮助实现测试芯片自动设计、高速电学测试和智能数据分析，同时还能为晶圆代工厂的新工艺制程研发提供整合性的技术服务，帮助提高IC设计的可制造性、性能、成品率并缩短产品上市时间。
以SPICE Model参数提取著称的博达微则致力于提供高速、高频和高可靠性集成电路EDA解决方案和相关的设计支持服务。公司方面表示，他们能提供的业务范围含括器件模型、PDK、标准单元库相关EDA工具和设计服务和半导体器件量测系统。能够针对设计公司和代工厂提供一站式的设计支持服务和完整的设计评估和加固技术服务解决方案 。
另外，专注于SPICE的概伦电子、从事TCAD的珂晶达与擅长仿真研发的创联智软等公司，都是国产EDA领域的一些力量。他们也都正在为国产的EDA崛起而努力。
作为一个微电子的IC learner，这个学期也有一门课：《微电子器件》，今天我就来聊聊基本的器件：CMOS器件及其电路。在后面会聊聊锁存器和触发器。
今天的主要内容如下所示：
·MOS晶体管结构与工作原理简述
·CMOS单元电路与版图
·CMOS门电路
·CMOS的功耗表示
老实说，CMOS比较偏微电子器件，微电子器件还真难...这里我就说一些做数字设计或许要了解的东西吧（以后要是有必要，会补充）。
1、MOS晶体管结构与工作原理简述
我们或多或少知道，晶体管在数字电路中的主要作用就是一个电子开关，通过电压或者电流，控制这个“开关”开还是关。晶体管大概有两种分类：一种是双极性晶体管（BJT，bipolar junction transistor），另外一种是金属-氧化物-半导体场效应晶体管（MOSFET或者MOS，metal-oxide-semiconductor field effect transistor）。我们这里主要来聊聊MOS了，那个BJT在现在数字IC设计中已经不是主流工艺了。
①MOS晶体管分为PMOS和NMOS，是哪一类MOS取决于衬底和掺杂浓度。至于是怎么形成的，这太复杂了，简单的三言两语说不清楚，这里干脆就不说了，我们直接来看他们的截面图和简单地讲解它们的工作原理好了（以下均以NMOS为例）。
NMOS晶体管的横截面结构如下所示：
IC设计：CMOS器件及其电路
底层是硅晶元圆衬底（substrate）(Body Si那里),**上是导电的栅较（gate），中间是二氧化硅构成的绝缘层。在过去栅较是由金属构成的，因此叫做金属-氧化物-半导体，现在的栅较使用的是多晶硅（poly）。MOS结构中，金属(多晶硅)与半导体衬底之间的二氧化硅会形成一个电容。
好吧，上面那一段看不懂也没关系，也不重要，需要你记住的是，上述的NMOS晶体管中，衬底是P型的，衬底上有两个n型的掺杂区域分别称为源较（Source）和漏较（Drain）（其实你把左边定义为漏而右边定义为源也没有问题，因为这个时候这个器件是对称的，在连接电源和地之后，S和D才真正确定）,中间上面的称为栅较（Gate），这就是NMOS的三个电极了（实际上的MOS是一个4端器件，它的衬底也是一个端）。下面来说一下他们怎么工作。
前面我们说了，晶体管的作用就是大致就是一个开关，在电流或者电压的控制下进行开和关，对于NMOS晶体管，我们现在给它加上电压，让它开始工作：
IC设计：CMOS器件及其电路
如上左图所示，加上电压后，所谓的源较，就相当于电子的源头；所谓的漏较，就相当于漏出电子的开口；而中间的栅较，就像控制开关一样：一方面通过控制在栅较施加的高电平电压，使源漏之间出现沟道，电子通过沟道从源较流向漏较，电流的方向也就是从漏到源了，从而进行导电，也就是“开关”打开的的时候（由于是形成的N沟道，也就是电子导电，因此成为N型CMOS）。另一方面再通过控制在栅较施加低电平电压，让沟道关断，因此就源漏之间就关断了，也就是“开关”关断的时候。上面就是NMOS的结构和工作流程了。（PMOS的工作流程恰好相反：通过控制在栅较施加的低电平电压，进行打开，而通过控制在栅较施加高电平电压，让沟道关断。）
注意：栅较的电压达到一定数值时，沟道才会形成，沟道形成时的电压称为阈值电压（Vth）。
②下面我们来看一下I-V特性曲线（注意这两个称呼，一个是转移特性曲线，一个是输出特性曲线）：
IC设计：CMOS器件及其电路
在前面我们知道，对于NMOS，源较(S)是接地的，漏较（D）是接数字电源的，在工作的时候，一般Vds是不变的，然后根据栅较（G）上的电压决定沟道是否导通。工作的时候，Vg的值（也就是输入信号的电压值）是一个定值，要么高电平（可能有波动），要么是低电平，从这里我们也知道NMOS工作的时候，是有电流从电源（VDD）流到地（GND）的（也就是从D流到S的），在电源电压不变的时候，这个电流随着栅较上的电压而。
③接着我们看看MOS的内部自个形成的电容（寄生电容），如下图所示：
IC设计：CMOS器件及其电路
主要分为：
（1）栅和沟道之间的氧化层电容C1；
（2）衬底和沟道之间的耗尽层电容C2；
（3）多晶硅栅与源和漏的交叠而产生的电容C3 和C4；
（4）源/漏区与衬底之间的结电容C5与C6。
好吧，其实这些个MOS这个电容我们看看就好了，毕竟我们不是做器件的。
2、CMOS单元电路与版图
在现在工艺中，我们主要使用的是成为CMOS（互补型半导体，Complementary MOS）的工艺，这种工艺主要就是把PMOS和NMOS这两类晶体管构成一个单元，称为CMOS单元或者反相器单元，其结构把PMOS和NMOS同时集成在一个晶元上然后栅较相连，漏较相连，下面是它的结构图（关于电路符号和功能将在后面讲）：
IC设计：CMOS器件及其电路
在上图中，左边是NMOS，右边是PMOS。A是共连栅较输入，Y是共连漏较输出，VDD连接PMOS的源较，GND连接GND。
下面电路符号图了，上面的那个CMOS反相器对于的电路符号图如下所示：
IC设计：CMOS器件及其电路
现在我们就来分析一下这个CMOS反相器的工作原理来说明这个为什么CMOS工艺是主流吧：
A当输入信号A=1时，PMOS关断，NMOS打开，输出信号Y的电压相当于GND的电压，也就是Y=0；在这个过程中，从VDD到GND这一个供电回路都没有导通，因此理论不存在电流从VDD流到GND，因此功耗为0.
B当输入信号A=0时，PMOS打开，而NMOS关闭，输出信号Y=VDD=1，但是从VDD到GND这一个供电回路也没有导通，因此理论上也不存在电流从VDD流到GND，因此功耗也为0。
C因此可以得出，理论上反相器进行传输信号时，没有功耗（好吧，我们应该这样说：功耗较其地低），这就是为什么使用CMOS的工艺的原因。
下面我们来看一下CMOS单元的版图：
IC设计：CMOS器件及其电路
左边是CMOS的电路符号，右边是版图（这个版图先凑合着看），下面来说一下这个版图吧：
首先是从下往上看，金属（蓝色）连接到数字地（Vss）上面；白色背景红色虚线边框的P阱区域是为说明，下面的绿色掺杂区域形成的是NMOS，上面绿色掺杂区域形成的是PMOS；
然后 绿色的掺杂区域 分布在 红色的多晶硅附近，然后多晶硅连在一起（也就是把PMOS和NMOS的栅较连在一起），然后通过金属引出（那个X表示通孔）为输入Vi。
然后下面的NMOS的源较通过通孔跟金属连在一起（绿色跟蓝色通过X连在一起）；NMOS和PMOS的漏较通过通孔连接到同一块金属上面然后当做输出。
PMOS的源较通过通孔连接到金属然后连接到了数字电源上。
更加抽象（好看一点）的图如下所示：
IC设计：CMOS器件及其电路
版图的基本知识就到这好了，更详细的知识还是查看更的书籍吧。
3、CMOS门电路
①CMOS非门：上面的一个CMOS单元的功能就是非门的功能了，因此CMOS非门也就是这个CMOS的单元，也称为反相器。其电路结构就是反相器的电路结构。
②（二输入）CMOS与非门（NAND）：
直接上图吧，CMOS与非门的电路符号结构如下所示：
IC设计：CMOS器件及其电路
（PMOS的电路符号栅较处本来应该有个小圈圈，表示低电平有效的）
③（二输入）CMOS或非门(NOR)的电路符号和工作原理如下所示：
IC设计：CMOS器件及其电路
（PMOS的电路符号栅较处本来应该有个小圈圈，表示低电平有效的）
数字逻辑电路都可以由上面的三种电路化简构成，也就是说一个电路可以由NAND或者NOR电路构成，我们来看看他们的特点来推导数字CMOS电路的特点。
容易知道（反正我们就当做结论好了）：
反相逻辑门的通用结构如下所示：
IC设计：CMOS器件及其电路
此外我们也注意到，使用到与功能的时候，NMOS网络是串联的；使用或功能时，NMOS网络是并联的。因此可以这么记忆：要NOMS都一起，才能一起（与），只要NMOS其中一个就可以（或），与还是或，可以根据NMOS的串并结构判断。
然后设计多少个输入的NXXX门，就把多少个NMOS串/并联起来，然后PMOS就是并/串就可以了。
4、CMOS的功耗表示
功耗是单位时间内消耗的能量，在数字系统中的功耗主要包括静态功耗和动态功耗，我们将从CMOS电路角度聊聊静态功耗和动态功耗。
CMOS的静态功耗：当CMOS不翻转/不工作时的功耗。在CMOS都不工作时，也就是晶体管都处于截止状态的时候，从VDD到GND并不是完全没有电流流过的，还是有些微电流从电源流到地，这个静态电流Idd称为电源和地之间的漏电流，跟器件有关（至于漏电流是怎么引起的，这里就不再阐述了）。初中的时候，我们就学过P=UI，因此静态功耗就可以这样表示 :
IC设计：CMOS器件及其电路
CMOS的动态功耗是信号在0和1变化之间，电容充放电所消耗的功耗。我们知道，不仅仅CMOS器件有寄生电容，导线间也有电容。将电容C充电到电压Vdd所需要的能量CVdd^2。如果电容每秒变换f次（也就是电容的切换频率为f，在一秒内，电容充电f/2次，放电f/2次），由于放电不需要从电源那里获取功耗，因此动态功耗就可以这样表示：
IC设计：CMOS器件及其电路
PS：上面主要是列举了一些主要的功耗，比如动态功耗中除了翻转时电容消耗功耗外，还有在栅较信号翻转的时候PMOS和NMOS同时导通引起的短路功耗。
这里不一一陈述，主要是考虑上面的那两种功耗。也许后面记载低功耗设计的时候会详细说明一下。
芯片发热
这主要针对内置电源调制器的高压驱动芯片。假如芯片消耗的电流为2mA，300V的电压加在芯片上面，芯片的功耗为0.6W，当然会引起芯片的发热。驱动芯片的大电流来自于驱动功率MOS管的消耗，简单的计算公式为I=cvf。
考虑充电的电阻效益，实际I=2cvf，其中c为功率MOS管的cgs电容，v为功率管导通时的gate电压，所以为了降低芯片的功耗，必须想办法降低c、v、f。如果c、v、f不能改变，那么请想办法将芯片的功耗分到芯片外的器件。注意不要引入额外的功耗。再简单一点，就是考虑更好的散热吧。
功率管发热
功率管的功耗分成两部分，开关损耗和导通损耗。要注意，大多数场合特别是LED市电驱动应用，开关损害要远大于导通损耗。开关损耗与功率管的cgd和cgs以及芯片的驱动能力和工作频率有关，所以要解决功率管的发热可以从以下几个方面解决：
01、不能片面根据导通电阻大小来选择MOS功率管，因为内阻越小，cgs和cgd电容越大。
如1N60的cgs为250pF左右，2N60的cgs为350pF左右，5N60的cgs为1200pF左右，差别太大了，选择功率管时，够用就可以了。
02、剩下的就是频率和芯片驱动能力了，这里只谈频率的影响。频率与导通损耗也成正比，所以功率管发热时，首先要想想是不是频率选择的有点高。想办法降低频率吧！
不过要注意，当频率降低时，为了得到相同的负载能力，峰值电流必然要变大或者电感也变大，这都有可能导致电感进入饱和区域。如果电感饱和电流够大，可以考虑将CCM（连续电流模式）改变成DCM（非连续电流模式），这样就需要增加一个负载电容了。
工作频率降频
这个也是用户在调试过程中比较常见的现象，降频主要由两个方面导致。输入电压和负载电压的比例小、系统干扰大。对于前者，注意不要将负载电压设置的太高，虽然负载电压高，效率会高点。对于后者，可以尝试以下几个方面：
1.将小电流设置的再小点;
2.布线干净点，特别是sense这个关键路径;
3.将电感选择的小点或者选用闭合磁路的电感;
4.加RC低通滤波吧，这个影响有点不好，C的一致性不好，偏差有点大，不过对于照明来说应该够了。
无论如何降频没有好处，只有坏处，所以一定要解决。
电感或变压器的选择
相同的驱动电路，用a生产的电感没有问题，用b生产的电感电流就变小了。遇到这种情况，要看看电感电流波形。有的没有注意到这个现象，直接调节sense电阻或者工作频率达到需要的电流，这样做可能会严重影响LED的使用寿命。
所以说，在设计前，合理的计算是必须的，如果理论计算的参数和调试参数差的有点远，要考虑是否降频和变压器是否饱和。变压器饱和时，L会变小，导致传输delay引起的峰值电流增量急剧上升，那么LED的峰值电流也跟着增加。在平均电流不变的前提下，只能看着光衰了。
LED电流大小
大家都知道LED的ripple过大的话，LED寿命会受到影响，影响有多大，也没见过哪个说过。以前问过LED厂这个数据，他们说30%以内都可以接受，不过后来没有经过验证。建议还是尽量控制小点。如果散热解决的不好的话，LED一定要降额使用。也希望有能给个具体指标，要不然影响LED的推广。
